mini|hochkant=2.6|Blockdiagramm: Nehalem-Mikroarchitektur Die Intel-Nehalem-Mikroarchitektur ist eine von Intel entwickelte Mikroarchitektur. Sie basiert teilweise auf der Intel-Core-Mikroarchitektur und löste diese im Jahr 2008 ab. Prozessoren auf Basis der Nehalem-Architektur sind die ersten Intel-Prozessoren mit integriertem Speichercontroller. Die erste Version der Nehalem-Architektur ist als High-End-CPU (Bloomfield) für Desktop-PCs als Core i7 für den Sockel 1366 (X58) im November 2008 auf den Markt gekommen.

Sie wurde 2011 durch die Intel-Sandy-Bridge-Mikroarchitektur ersetzt.

Der Name dieser Mikroarchitektur geht auf eine kleine Küstenstadt namens Nehalem an der Mündung des Nehalem Rivers in Oregon zurück.

Neuerungen der Nehalem-Architektur Eine Hauptneuerung dieser Architektur ist, dass der Front Side Bus (FSB), der bei Vorgängern die Verbindung zwischen Prozessor und Chipsatz herstellte, einer Punkt-zu-Punkt-Verbindung namens QuickPath Interconnect (QPI) gewichen ist, die auf hohen Durchsatz und Skalierbarkeit ausgelegt ist – ähnlich dem Umstieg AMDs auf HyperTransport fünf Jahre vorher. Eine weitere wichtige Neuerung, ebenfalls ähnlich wie bei AMD, ist die Anbindung des Arbeitsspeichers über einen integrierten Speichercontroller. Durch diese direkte Verbindung kann der Prozessor mit deutlich geringerer Latenz auf den Speicher zugreifen. Diese beiden Maßnahmen schaffen den bis dato vorhandenen Flaschenhals der Core-Prozessoren ab, der durch den FSB gegeben war. Allerdings sind dadurch neue Sockel nötig.

Es wird zusätzlich Simultaneous Multithreading (SMT) implementiert, welches bereits in Pentium-4-Prozessoren unter dem Namen Hyper-Threading zum Einsatz kam. Die neue Umsetzung generiert deutlich mehr Leistung, auch weil die Ressourcen pro Thread durch das vierfach superskalare Design im Gegensatz zum dreifach superskalaren Design des Pentium 4 gestiegen sind. Mit Intels SMT kann der Prozessor mit vier Kernen maximal acht Threads gleichzeitig abarbeiten.Allround-PC.com: , Nachricht vom 4. November 2008 Der Nutzen bei einem Vierkerner war bei Desktopanwendungen jedoch fraglich, da nur bei speziell hierauf optimierter Software derart viele leistungsrelevante Threads zugleich ablaufen. Bisher leiden auch „normale“ Quadcores daran, von den wenigsten Programmen ausgenutzt zu werden und daher, bedingt durch einen geringeren Takt pro Kern, in den Anwendungen teilweise langsamer als Dualcore-Modelle zu sein. Im Server-Bereich machen sich dagegen mehrere – reale oder virtuelle – Prozessoren tendenziell eher nützlich, da häufiger eine Anzahl von Requests parallel zu verarbeiten ist.

Gegenüber seinen Vorgängern weist die Nehalem-Architektur eine dreistufige Cache-Hierarchie ähnlich der des AMD Phenom auf: Jeder Kern besitzt neben einem eigenen L1-Cache auch einen eigenen 256 KiB großen L2-Cache, während sich alle Kerne einen gemeinsamen L3-Cache teilen, der bis zu 8 MiB groß ist. Dies ist effektiv weniger als die zuletzt bis zu 6 MiB für je zwei Kerne beim Core 2, jedoch ist der Nutzen derart großer Caches fraglich; in diesem Punkt abgespeckte Versionen des Core 2 verloren oft nur minimal an Leistung. Letzterer ist ein Inklusivcache, d. h., er beinhaltet stets auch alle Daten, die in L1- oder L2-Caches abgelegt sind. Damit wird das Cachekohärenzprotokoll vereinfacht und Snooping-Traffic verringert. Die L1- und L2-Caches bestehen im Gegensatz zu den Vorgängerprozessoren nicht mehr aus gewöhnlichen 6T-SRAM-, sondern aus 8T-SRAM-Zellen, wodurch sich Intel Ersparnisse beim Energiebedarf erhofft.Nehalem – Everything You Need to Know about Intel’s New Architecture. AnandTech. S. 9 (Artikel über die Nehalem-Architektur).

Die Power Control Unit (PCU), eine Art Koprozessor für die Energieverwaltung des Prozessors, und neuartige Leistungsgatterschaltungen sollen für eine Optimierung des Energiehaushaltes sorgen.Nehalem – Everything You Need to Know about Intel’s New Architecture. AnandTech. S. 12 (Artikel über die Nehalem-Architektur). Dadurch soll zum einen die Leistungsaufnahme in jeder Lastsituation minimal gehalten werden, andererseits wird damit der sogenannte Turbo ModeAndreas Stiller: IDF: Nehalem mit Turbo-Modus Heise online. 20. August 2008. implementiert, bei dem der Prozessor bei entsprechender schwach auf Threads verteilter Last automatisch etwas höher getaktet wird, wenn es der Energiehaushalt des Prozessors zulässt. Konkret heißt das: Wenn zwei physische Kerne unbenutzt sind und die TDP nicht überschritten wird, werden die in Benutzung befindlichen Kerne um mindestens eine Multiplikatorstufe höher getaktet. Arbeitet gar nur ein Kern, fällt die Taktfrequenzsteigerung des arbeitenden Kerns noch größer aus. Die inaktiven Kerne werden heruntergetaktet.Christof Windeck: Intel Core i7 jetzt im Handel. Heise online. 17. November 2008.

Zu den weiteren Neuerungen gehört eine weitere Ausbaustufe der Streaming SIMD Extensions, SSE4.2, und dass alle vier Prozessorkerne auf demselben Die untergebracht sind.

Bloomfield mini|Unterseite eines Bloomfield­prozessors (Core i7-940)

Als erster Intel-Prozessor für den Desktopmarkt hat der Bloomfield den Speichercontroller direkt auf dem Chip integriert, wie es AMD schon seit den Prozessoren auf Basis der K8-Architektur praktiziert. Der Prozessor verfügt über drei Speicherkanäle, durch die ähnlich dem bisher üblichen Dual-Channel-Modus je drei identische Speichermodule parallel genutzt werden können; es ist jedoch auch möglich, nur zwei der Kanäle zu verwenden. Als Speichertyp kommt ausschließlich DDR3-RAM mit offiziell bis zu 1333 MHz Takt (DDR3-1066) zum Einsatz; ein alternativer Einsatz von DDR2-RAM ist nicht mehr möglich. Die Kommunikation zur Northbridge erfolgt durch den sogenannten QuickPath Interconnect (QPI), welcher je nach Modell mit 9,6–12,8 GB/sNehalem – Everything You Need to Know about Intel’s New Architecture. In: AnandTech, Artikel über die Nehalem-Architektur, Seite 11, Abschnitt „QPI“ in jede Richtung eine sehr breitbandige Punkt-zu-Punkt-Verbindung darstellt, ähnlich dem von AMD genutzten HyperTransport. QPI löst damit den in seiner Grundform noch aus Urzeiten der x86-Familie stammenden Front Side Bus ab. Alle Prozessoren mit dem Bloomfield-Kern beherrschen die sogenannte Turbo-Boost-Technik: Im Fall der Auslastung eines einzelnen Kerns wird der Multiplikator dieses Kerns um zwei Zählerpunkte erhöht, während andere Kerne heruntergetaktet werden, im Falle der Auslastung von zwei bis vier Kernen werden deren Multiplikatoren um maximal einen Zählerpunkt erhöht, sofern die Auslastung der Kerne nicht die maximale TDP des Prozessors ohne diese Takterhöhung fordert. Intel, abgerufen am 26. März 2009

Chipsatz für bloomfieldbasierte Prozessoren Aufgrund der Leistungseinstufung stellt Intel als Chipsatz nur eine teure Variante zur Verfügung, die „Intel X58“ getauft wurde. Der unter dem Codenamen Tylersburg entwickelte Chipsatz verfügt – im Gegensatz zu späteren, günstigeren Prozessorserien auf Basis der Nehalem-Architektur – noch über eine klassische Bauweise aus North- und Southbridge.

Chipsätze anderer Hersteller gibt es nicht für Bloomfield-Prozessoren. Nvidia hatte in einer Pressemitteilung angekündigt, dass die SLI-Fähigkeit für Plattformen mit dem Core-i7-Prozessoren über einen Zusatzchip an den X58 realisiert wird.NVIDIA Brings SLI Technology to Intel Bloomfield CPU Platforms. Nvidia Corporation, Pressemitteilung vom 14. Juli 2008 (englisch) Letzten Endes konnten Intel und Nvidia sich aber darauf einigen, dass Nvidia ähnlich wie ATI eine Lizenz für das Integrieren der Multi-GPU-Technik in die X58-Chipsätze anbietet.

Fehlerverzeichnis der Bloomfield-basierten Prozessoren Intel beschreibt in seinem „Specification Update“ vom 12. November 2008 für den Core i7Intel Core i7 Processor Extreme Edition Series and Intel Core i7 Processor Specification Update. Intel (PDF; 786 kB) ein Erratum bezüglich des Translation Lookaside Buffers, das bereits in früheren Prozessorserien von Intel und AMD auftrat.Auch Intels Core-i7-Prozessoren brauchen bei der TLB Invalidation Aufmerksamkeit. In: heise online, 1. Dezember 2008 Bereits vor der Markteinführung wurden aber die Mainboardhersteller von Intel aufgefordert, den Fehler durch ein BIOS-Update zu umgehen. Intel geht davon aus, dass die Hersteller dieser Aufforderung auch nachgekommen sind.TLB-Bug im Intel Core i7! – Oder doch nicht? In: ComputerBase, 1. Dezember 2008

Lynnfield mini|Unterseite eines Lynnfield­prozessors (Core i5-750)

Lynnfield ist ein in 45 nm Strukturgröße gefertigter Quad-Core-Prozessor, der mittels Simultaneous Multithreading (bei einigen Modellen deaktiviert) bis zu acht Threads gleichzeitig ausführen kann. Wie beim Bloomfield sitzt der Speichercontroller auf dem Prozessor-Die. Im Gegensatz zu diesem spricht der Speichercontroller von Lynnfield den DDR3-Speicher im Dual-Channel-Verfahren an.Erste Benchmarks des Core i5 „Lynnfield“. In: ComputerBase, 9. Dezember 2008 Ebenfalls aus der Bloomfield-Serie stammt die integrierte Turbo-Boost-Technik, die je nach Auslastung der einzelnen Kerne deren Taktfrequenzen unterschiedlich erhöht, ohne dabei die TDP zu überschreiten; die maximale Takterhöhung fällt aber stärker aus, als dies beim Bloomfield der Fall ist. Im Fall der Auslastung eines einzelnen Kerns wird der Multiplikator dieses Kerns um fünf Zählerpunkte, im Falle der Auslastung von zwei Kernen um vier Zählerpunkte erhöht, während inaktive Kerne heruntergetaktet werden, im Falle der Auslastung von drei bis vier Kernen werden deren Multiplikatoren um maximal einen Zählerpunkt erhöht, sofern die Auslastung der Kerne nicht die maximale TDP des Prozessors ohne diese Takterhöhung fordert. Der Lynnfield hat außerdem die Stromsparfunktion EIST, die Taktrate und Betriebsspannung des Prozessors bei Nichtauslastung absenkt.

Im Gegensatz zum Bloomfield wurde nicht nur der Speichercontroller, sondern die gesamte Northbridge samt PCI-Express-Controller in den Prozessor integriert, die Kommunikation erfolgt dort weiterhin (nun aber prozessorintern) über den QuickPath Interconnect. Auf der Hauptplatine ist dementsprechend nur noch eine Southbridge verbaut, die wie bei Intel üblich über ein Direct Media Interface (DMI) angebunden wird. Alle Lynnfield-CPUs können mit Chipsätzen der Intel-5-Serie eingesetzt werden. Da der Prozessor aber den Sockel 1156 nutzt, kann er nicht auf den für den Bloomfield gedachten X58-Mainboards betrieben werden.

Auf die Fertigstellung des Dual-Core-Ablegers Havendale verzichtete Intel frühzeitig zu Gunsten von Clarkdale.(Fast) offiziell: Clarkdale ersetzt Havendale. In: ComputerBase, 9. Februar 2009

Clarksfield Clarksfield ist im Kerndesign identisch zum Lynnfield. Der CPU-Die wird jedoch in ein Chipgehäuse für den Sockel 988 gepackt. Zudem werden alle Prozessoren mit einer niedrigen TDP verkauft, da sie für das mobile Marktsegment bestimmt sind. Der maximal mögliche Takt eines Kerns im Turbomodus fällt im Verhältnis zum Standardtakt noch einmal höher aus, als dies bei den Desktopmodellen auf Lynnfield-Basis der Fall ist. Letzten Endes hängt aber die Ausnutzung dieses Taktspielraums ganz entscheidend von der Kühlung ab, da sich die Turbo-Boost-Technologie auch an der Temperatur orientiert.

Westmere