Der Dual-Damascene-Prozess bezeichnet in der Halbleitertechnik eine Gruppe von Prozessfolgen zur gemeinsamen („dual“) Fertigung von Leiterbahnebenen und vertikalen Zwischenverbindungen (sogenannten Vias). Die Verfahren stellen eine Weiterentwicklung des einfachen Damascene-Prozesses dar und werden bei der Herstellung der Metallisierungsebenen von integrierten Schaltkreisen (Mikrochips) in Kupfertechnik angewendet.
Der Name „Damascene“ stammt von einer antiken Verzierungstechnik, der Tauschierung (auch Damaszierung genannt, ), bei der ein Material in vorher gefertigte Vertiefungen eingebracht wird.
Hintergrund
Anfang der 2000er Jahre wechselten einige Halbleiterhersteller für ihre Produkte das Leiterbahnmaterial von Aluminium auf das besser elektrisch leitfähige Kupfer. Da Schichten aus Kupfer, anders als Aluminium, nicht durch Trockenätzverfahren strukturierbar sind, war mit dieser Änderung auch der Umstieg auf ein anderes Fertigungsprinzip notwendig. Dies führte zur Einführung der galvanischen Abscheidung von Kupfer in zuvor gefertigte Vertiefungen in den dielektrischen Zwischenschichten, dem Damascene- und seine Weiterentwicklung dem Dual-Damascene-Prozess. Der entscheidende Unterschied zwischen diesen beiden Prozessfolgen ist, dass beim Dual-Damascene-Prozess die Vias (von englisch , Kontaktverbindungen zwischen zwei Metallisierungsebenen) und die darüber liegende Metallisierungsebene gemeinsam in einem Prozessschritt mit Kupfer gefüllt wird. Gegenüber zwei nacheinander folgenden Damascene-Schritten, mit denen die gleiche Struktur herstellbar wäre, wird auf diese Weise eine Kupferabscheidung, samt Diffusionsbarriere- und Keimschicht-Abscheidung, sowie ein Kupfer-CMP-Schritt, bei dem das nach der galvanischen Abscheidung überstehende Kupfer eingeebnet wird, eingespart. Die reduzierte Anzahl von Prozessschritten spart Material, Zeit und somit Kosten.
Grundprinzip
Die Reduzierung der notwendigen Metallabscheidungs- und CMP-Schritte wird dadurch erreicht, dass die Strukturen der Via- und einer Leiterbahnebene vor der Metallabscheidung gefertigt und gemeinsam mit Metall gefüllt werden. Analog zum Damascene-Prozess lässt sich auch der Dual-Damascene-Prozess grob in drei größere Prozessabschnitte einteilen: 1. die Abscheidung des Dielektrikums, 2. die Strukturierung des Dielektrikums und 3. die Abscheidung des Leiterbahnmaterials. Im Unterschied zum Damascene-Prozesse wird jedoch keine einfache Dielektrikum-Schicht abgeschieden und strukturiert, sondern ein komplexer Dielektrikaschichtstapel. Des Weiteren ist die Strukturierung der beiden Teilschichten (deutlich) aufwendiger als bei einer Einzelschicht.
Das Prinzip des Dual-Damascene-Prozesses lässt sich am einfachsten verstehen, wenn das Zwischenebenendielektrikum (Ein (ILD) bezeichnet das dielektrische Material zwischen zwei Leiterbahnenebenen, das heißt, das Material in der verbindenden Via-Schicht., ILD, und Ein (IMD) bezeichnet das dielektrische Material zwischen zwei Leiterbahnen in derselben Ebene., IMD) für die Leiterbahnen und Vias als ein Dielektrika-Stapel aus drei Schichten angenommen wird. Die obere IMD-Schicht enthält später die horizontalen Leiterbahnen dieser Metallisierungsebene. Hingegen werden in die untere ILD-Schicht die vertikalen elektrischen Verbindungen (Vias) zwischen der aktuellen und der vorhergehenden Metallisierungsebene eingebracht.
Beide Schichten sind in der Regel ungefähr gleich dick. Als Material kommt üblicherweise Siliziumdioxid oder ein Low-k-Dielektrikum zum Einsatz. Typische Schichtdicken liegen je nach Technologieknoten im Bereich 300–700 nm. Das ILD wird vom IMD durch eine dünne Zwischenschicht getrennt. Diese Zwischenschicht dient während der Herstellung als Ätzstopp. Daher wird hier ein Material gewählt, dass für die verwendeten Ätzprozesse eine deutlich niedrigere Ätzrate als gegenüber dem IMD aufweist. In einem konventionellen Beispielprozess mit Siliziumoxid als ILD/IMD kann hierfür beispielsweise eine ca. 30 nm dünne Siliziumnitrid-Schicht genutzt werden.
Die Abscheidung der drei Schichten erfolgt in der Regel direkt nacheinander. Eine Ausnahme stellt der selbstjustierende Dual-Damascene-Prozess dar, der in diesem Fertigungsabschnitt von dem Grundprinzip abweicht. Bei dieser Variante wird vor der Abscheidung des IMD-Dielektrikums die Ätzstoppschicht strukturiert (siehe Selbstjustierender Dual-Damascene-Prozess).
Im zweiten Abschnitt der Prozessfolge werden die Leiterbahn- und Via-Strukturen in den abgeschiedenen Dielektrikaschichtstapel geätzt. Hierzu nutzt man verschiedene Folgen aus fotolithografischer Strukturierung und Trockenätzen (siehe Abschnitt Strukturierungsvarianten).
Den Abschluss bildet, wie beim Damascene-Prozess, die Abscheidung des Leiterbahnmaterials (meist Kupfer) in den geätzten Strukturen des Schichtstapels. Da Kupfer sehr leicht in das Dielektrikum und das Silizium diffundiert und dort die elektrische Funktion stört, ist vor dem Füllen der Gräben und Vias die Abscheidung einer Kupfer-Diffusionsbarriere an den Seiten- und Bodenflächen der Gräben und Vias notwendig. Sie wird als konforme Schicht über den gesamten Wafer aufgebracht und in den nicht benötigten Bereichen auf der Oberseite des IMD-Dielektrikums nach der Kupfer-CMP entfernt. Die Barriereschicht verringert den Via-Durchmesser. Da diese Verringerung in der Regel nicht durch größere Vias ausgeglichen werden kann, erhöht sich somit der elektrische Widerstand des Via. Um diesen Effekt zu minimieren, kommen daher Barriereschichten bzw. -schichtsysteme aus elektrisch leitfähigen Materialien zum Einsatz, beispielsweise binäre Verbindungen wie Tantal- oder Titannitrid. Nach der Abscheidung der Diffusionsbarriere folgt das Füllen der Gräben und Vias mit dem Leiterbahnmetall, das in der Regel galvanisch abgeschieden wird. Dabei werden die Strukturen überfüllt. Das überschüssige Metall auf der Oberseite des Schichtstapels wird nachfolgend durch chemisch-mechanisches Planarisieren (CMP) zunächst eingeebnet und anschließend bis zur Diffusionsbarriere bzw. bis zum Dielektrikum abgetragen, so dass man eine möglichst ebene Oberfläche erhält.
Um eine Korrosion der Kupferleiterbahnen zu verhindern, folgt nach der CMP die Abscheidung einer Verkapselungsschicht. Da in nachfolgenden Prozessschritten sichergestellt werden muss, dass Kupfer nicht in die darüber liegenden Schichten diffundiert, muss die Verkapselungsschicht gleichzeitig eine Kupferbarriere darstellen. Hierbei kann jedoch nicht das für die Seitenwände genutzte, elektrisch leitfähige Barrieresystem genutzt werden, denn eine auf dem gesamten Wafer vorhandenen leitfähige Schicht würde alle Leitungen kurzschließen. Deshalb kommt hier ein dielektrisches Material wie Siliziumnitrid (Si3N4), Siliziumkarbid (SiC) oder Siliziumkarbonitrid (SiCN) zum Einsatz.
Strukturierungsvarianten
Die zuvor beschriebenen Voraussetzungen für das gemeinsame Füllen von Vias und Leiterbahngräben können auf verschiedene Weisen bereitgestellt werden. Die drei geläufigsten Grundvarianten des Dual-Damascene-Prozess, die sich in der Reihenfolge der notwendigen Fotolithografieschritte unterscheiden und von denen weitere Prozessvariationen existieren, sind: TFVL-Dual-Damascene-Prozess (von engl. , dt. „Trench zuerst, Via zuletzt“) VFTL-Dual-Damascene-Prozess (von engl. , dt. „Via zuerst, Graben zuletzt“) , dt. „selbstjustierender Dual-Damascene-Prozess“
In der Industrie sind heutzutage aber weitere technisch anspruchsvolle Varianten im Einsatz, die jedoch die Kosten pro Leiterbahnebenen senken können, beispielsweise da weniger Lithografieschritte und/oder weniger Zeit benötigt werden oder die elektrischen Eigenschaften verbessern. Hierzu zählen vor allem Varianten die nur aus einer (dickeren) Dielektrikumschicht basieren. Hierbei werden beispielsweise parasitäre Kapazitäten verringert, da eine Zwischenschicht immer die Dielektrizitätszahl des Gesamtstapels und damit dessen elektrische Kapazität erhöht. Darüber hinaus wurden zahlreiche weitere Prozessfolgen (wie der Dual-Damascene-Prozess mit metallischer Hartmaske oder mit Mehrschichtfotolacken) entwickelt, um die gestiegenen Anforderungen an die fotolithografische Strukturierung und der Integration neuer Materialien gerecht zu werden.
TFVL-Dual-Damascene-Prozess mini|TFVL-Dual-Damascene-Prozess (Grundschema)
Der TFVL-Dual-Damascene-Prozess war die erste umgesetzte Dual-Damascene-Prozessvariante. Wie der Name dieser Variante bereits beschreibt, erfolgt hier die Ätzung der Gräben () in der Leiterbahnebene vor der Ätzung der Vias in der darunterliegenden ILD-Schicht. Nach der Abscheidung des ILD-Schichtstapels folgen die Abscheidung einer Fotolackschicht und dessen fotolithografische Strukturierung mit dem Muster der Grabenstrukturen. Die Fotolackmaske dient beim nachfolgenden Trockenätzprozess des Dielektrikums als Ätzmaske. Der Ätzprozess endet an der dielektrischen Ätzstoppschicht, die zwischen dem Dielektrikum der Leiterbahnebene und der darunterliegenden Via-Ebene aufgebracht wurde.
Nach dem Ätzen der Gräben wird die erste Fotolackschicht wieder entfernt und eine zweite Fotolackschicht mit dem Strukturmuster der Vias aufgebracht. Anschließend folgt ein zweiter Ätzschritt bei dem zunächst die Ätzstoppschicht geöffnet und anschließend das Via in die ILD-Schicht geätzt wird. Die Fotolackschicht schützt dabei die anderen Bereiche der Waferoberfläche, inklusive der Seitenwände der Grabenstruktur. Nach dem Ätzen der Vias folgen wiederum die Entfernung der Fotolackreste sowie die bereits beschriebene Abscheidung des Leiterbahnmetalls (ggf. mit Barriereschichtsystem).
Der Hauptnachteil des TFVL-Ansatzes ist, dass bei der fotolithografischen Strukturierung der Vias eine möglichst homogene Fotolackschicht abgeschieden werden muss, und dies sowohl auf der Oberseite des ILD-Schichtstapels als auch in den Grabenstrukturen. Dazu muss der flüssig aufgetragene Fotolack verhältnismäßig dick sein. Da jedoch die Auflösung kleiner Strukturen in dicken Fotolackschichten schwieriger zu realisieren ist als in dünneren Fotolackschichten, ist es schwerer den TFVL-Prozess auf kleinere Technologieknoten zu übertragen. Der Via-Strukturierungsschritt benötigt daher eine verhältnismäßig anspruchsvolle Fotolithografie, weswegen die Via-First-Technik in der industriellen Produktion weiter verbreitet ist.
VFTL-Dual-Damascene-Prozess mini|VFTL-Dual-Damascene-Prozess (Grundschema)
Beim Via-First-Ansatz wird die Lage der Via-Strukturen vor den Leiterbahnstrukturen definiert. Die Prozessfolge entspricht im Wesentlichen dem des Trench-First-Ansatzes, mit dem Unterschied, dass die Strukturierung Via- und Leiterbahnebenen vertauscht wurden. Das heißt, es wird nach der Abscheidung des Dielektrikaschichtstapels (ILD, Stoppschicht und IMD) eine Fotolackmaske mit dem Strukturmuster der Vias hergestellt und dieses Muster den gesamten Schichtstapel geätzt (mit Ausnahme der Diffusionsbarriere unter der Via-Ebene). Nach dem Entfernen der (Via-)Fotolackmaske wird die zweite Fotolackmaske mit den Strukturen der Gräben hergestellt und die Strukturen in bis zum Erreichen der Ätzstoppschicht in die obere Dielektrikumschicht (IMD) geätzt. Dabei wird die Barriereschicht am Boden des Vias durch Fotolack bzw. einem BARC-Material (BARC = , dt. „untere Antireflexionsschicht“) in den Vias vor dem Ätzangriff geschützt. Alternativ wird auch ein hochselektiver Ätzprozess eingesetzt, der das Barrierematerial nicht angreift. Nach dem Ätzen der Gräben folgen wiederum die Entfernung der Fotolackreste sowie die bereits beschriebene Abscheidung des Leiterbahnmetalls (ggf. mit Barriereschichtsystem).
Der Via-First-Ansatz ist aktuell die meist verwendete Variante für die Fertigung von Dual-Damascene-Verbindungen.
Selbstjustierender Dual-Damascene-Prozess mini|Selbstjustierender Dual-Damascene-Prozess (Grundschema)