Dies ist eine generationsübergreifende Liste der AMD-Epyc-Prozessoren. Die Prozessoren wurden erstmals im Juni 2017 eingeführt und zielen seitdem speziell auf den Server- und Embedded-System-Markt ab. Epyc-Prozessoren basieren auf derselben Mikroarchitektur wie ihre Desktop-Pendants (Ryzen-Prozessoren), sind jedoch auf Enterprise-Anwendungen spezialisiert und verfügen deshalb über mehr Prozessorkerne, mehr PCI-Express-Lanes, einen größeren Cache-Speicher sowie Unterstützung für höhere Arbeitsspeicher-Kapazitäten und -Steckplätze. Sie unterstützen außerdem Single-Sockel- und Dual-Sockel-Systemkonfigurationen durch die Verwendung von Infinity-Fabric-Interchip-Interconnect.
Server Zen Epyc 7001 (Naples) Marke | Modell Prozess ChipletsCCD+I/O Kerne(Threads) Kern-konfigu-ration Takt (GHz) Cache Sockel Sockel-anzahl PCIe RAM TDP L1 L2 L3 Basis Boost pro Kern gesamt Gen Lanes Takt Kanäle Kapazität EPYC 7251 14 nm 4+0 8 (16) 4 × 2 2,1 2,9 64 KBBefehle+32 KBDaten 512 KB 32 MB SP3 1P/2P 3.0128 DDR4–2400 8 2 TB 120 W 7261 2,5 64 MB DDR4–2400/DDR4–2666 155–170 W 7281 16 (32) 4 × 4 2,1 2,7 32 MB 7301 2,2 64 MB 7351P 2,4 2,9 1P 7351 1P/2P 7371 3,1 3,8 DDR4–2666 200 W 7401P 24 (48) 4 × 6 2,0 3,0 1P DDR4–2400/DDR4–2666 155–170 W 7401 1P/2P 7451 2,3 3,2 DDR4–2666 180 W 7501 32 (64) 4 × 8 2,0 3,0 DDR4–2400/DDR4–2666 155–170 W 7551P 1P DDR4–2666 180 W 7551 1P/2P 7571 2,2 7601 3,2
Zen 2 Epyc 7002 (Rome) Marke | Modell Prozess ChipletsCCD+I/O Kerne(Threads) Kern-konfigu-ration Takt (GHz) Cache Sockel Sockel-anzahl PCIe RAM TDP L1 L2 L3 Basis Boost pro Kern gesamt Gen Lanes Takt Kanäle Kapazität EPYC 7232P 7 nm 2+1 8 (16) 2 × 4 3,1 3,2 32 KBBefehle+32 KBDaten 512 KB 32 MB SP3 1P 4.0 128 DDR4–3200 8 4 TB 120 W 7252 64 MB 1P/2P 7272 12 (24) 2 × 6 2,9 7282 16 (32) 2 × 8 2,8 7262 4+1 8 (16) 4 × 2 3,2 3,4 128 MB 155 W 7F32 3,7 3,9 180 W 7302P 16 (32) 4 × 4 3,0 3,3 1P 155 W 7302 1P/2P 7352 24 (48) 4 × 6 2,3 3,2 7402P 2,8 3,35 1P 180 W 7402 1P/2P 7452 32 (64) 4 × 8 2,35 155 W 7502P 2,5 1P 180 W 7502 2,4 1P/2P 7542 2,9 3,4 225 W 7F72 6+1 24 (48) 6 × 4 3,2 3,7 192 MB 240 W 7552 48 (96) 6 × 8 2,2 3,3 200 W 7F52 8+1 16 (32) 8 × 2 3,5 3,9 256 MB 240 W 7532 32 (64) 8 × 4 2,4 3,3 200 W 7642 48 (96) 8 × 6 2,3 225 W 7662 64 (128) 8 × 8 2,0 7702P 3,35 1P 200 W 7702 1P/2P 7742 2,25 3,4 225 W 7H12 2,6 3,3 280 W
Zen 3 Epyc 7003 (Milan & Milan-X) Marke | ModellCode-name Prozess ChipletsCCD+I/O Kerne(Threads) Kern-konfigu-ration Takt (GHz) Cache Sockel Sockel-anzahl PCIe RAM TDP L1 L2 L3 Basis Boost pro Kern gesamt Gen Lanes Takt Kanäle Kapazität EPYC 7203P Milan 7 nm 2+1 8 (16) 2 × 4 2,8 3,4 32 KBBefehle+32 KBDaten 512 KB 64 MB SP3 1P 4.0 128 DDR4–3200 8 4 TB 120 W 7203 1P/2P 7303P 16 (32) 2 × 8 2,4 1P 130 W 7303 1P/2P 7313P 4+1 4 × 4 3,0 3,7 128 MB 1P 155 W 7313 1P/2P 7343 3,2 3,9 190 W 7413 24 (48) 4 × 6 2,65 3,6 180 W 7443P 2,85 4,0 1P 200 W 7443 1P/2P 7453 28 (56) 4 × 7 2,75 3,45 64 MB 225 W 72F3 8+1 8 (16) 8 × 1 3,7 4,1 256 MB 180 W 7373X Milan-X 16 (32) 8 × 2 3,05 3,8 768 MB 240 W 73F3 Milan 3,5 4,0 256 MB 7473X Milan-X 24 (48) 8 × 3 2,8 3,7 768 MB 74F3 Milan 3,2 4,0 256 MB 7513 32 (64) 8 × 4 2,6 3,65 128 MB 200 W 7543P 2,8 3,7 256 MB 1P 225 W 7543 1P/2P 7573X Milan-X 3,6 768 MB 280 W 75F3 Milan 2,95 4,0 256 MB 7643P 48 (96) 8 × 6 2,3 3,6 1P 225 W 7643 1P/2P 7663P 56 (112) 8 × 7 2,0 3,5 1P 240 W 7663 1P/2P 7713P 64 (128) 8 × 8 3,675 1P 225 W 7713 1P/2P 7763 2,45 3,5 280 W 7773X Milan-X 2,2 768 MB
Zen 4 Epyc 9004 (Genoa, Genoa-X & Bergamo) Marke | Modell Code-name Prozess ChipletsCCD+I/O Kerne(Threads) Kern-konfigu-ration Takt (GHz) Cache Sockel Sockel-anzahl PCIe RAM TDP L1 L2 L3 Basis Boost pro Kern gesamt Gen Lanes Takt Kanäle Kapazität EPYC 9124 Genoa 5 nm 4+1 16 (32) 4 × 4 3,0 3,7 32 KBBefehle+32 KBDaten 1 MB 64 MB SP5 1P/2P 5.0 128 DDR5–4800 12 6 TB 200 W 9224 24 (48) 4 × 6 2,5 96 MB 9254 2,9 4,15 128 MB 220 W 9334 32 (64) 4 × 8 2,7 3,9 210 W 9174F 8+1 16 (32) 8 × 2 4,1 4,4 256 MB 320 W 9184X Genoa-X 3,55 4,2 768 MB 9274F Genoa 24 (48) 8 × 3 4,05 4,3 256 MB 9374F 32 (64) 8 × 4 3,85 9354 3,25 3,75 280 W 9354P 1P 9384X Genoa-X 3,1 3,9 768 MB 1P/2P 320 W 9454 Genoa 48 (96) 8 × 6 2,75 3,8 192 MB 290 W 9454P 1P 9474F 3,6 4,1 256 MB 1P/2P 360 W 9534 64 (128) 8 × 8 2,45 3,7 280 W 9554 3,1 3,75 360 W 9554P 1P 9734 Bergamo 112 (224) 8 × 14 2,2 3,0 1P/2P 340 W 9754S 128 (128) 8 × 16 2,25 3,1 360 W 9754 128 (256) 9634 Genoa 12+1 84 (168) 12 × 7 3,7 384 MB 290 W 9654 96 (192) 12 × 8 2,4 360 W 9654P 1P 9684X Genoa-X 2,55 1152 MB 1P/2P 400 W
Epyc 8004 (Siena) Marke | Modell Prozess ChipletsCCD+I/O Kerne(Threads) Kern-konfigu-ration Takt (GHz) Cache Sockel Sockel-anzahl PCIe RAM TDP L1 L2 L3 Basis Boost pro Kern gesamt Gen Lanes Takt Kanäle Kapazität EPYC 8024PN 5 nm 4+1 8 (16) 4 × 2 2,05 3,0 32 KBBefehle+32 KBDaten 1 MB 32 MB SP6 1P 5.0 96 DDR5–4800 6 6 TB 80 W 8024P 2,4 90 W 8124PN 16 (32) 4 × 4 2,0 64 MB 100 W 8124P 2,45 125 W 8224PN 24 (48) 4 × 6 2,0 120 W 8224P 2,55 160 W 8324PN 32 (64) 4 × 8 2,05 128 MB 130 W 8324P 2,65 180 W 8434PN 48 (96) 4 × 12 2,0 155 W 8434P 2,5 3,1 200 W 8534PN 64 (128) 4 × 16 2,0 3,05 175 W 8534P 2,3 3,1 200 W
Epyc 4004 (Raphael) Marke | Modell Prozess ChipletsCCD+I/O Kerne(Threads) Kern-konfigu-ration Takt (GHz) Cache Sockel Sockel-anzahl PCIe RAM TDP L1 L2 L3 Basis Boost pro Kern gesamt Gen Lanes Takt Kanäle Kapazität EPYC 4124P 5 nm 1+1 4 (8) 1 × 4 3,8 5,1 32 KBBefehle+32 KBDaten 1 MB 16 MB AM5 1P 5.0 28 DDR5–5200 2 192 GB 65 W 4244P 6 (12) 1 × 6 32 MB 4344P 8 (16) 1 × 8 5,3 4364P 4,5 5,4 105 W 4464P 2+1 12 (24) 2 × 6 3,7 64 MB 65 W 4484PX 4,4 5,6 64+64 MB 120 W 4564P 16 (32) 2 × 8 4,5 5,7 64 MB 170 W 4584PX 4,2 64+64 MB 120 W
Zen 5 Epyc 9005 (Turin & Turin Dense) Marke | Modell Code-name Prozess ChipletsCCD+I/O Kerne(Threads) Kern-konfigu-ration Takt (GHz) Cache SockelSockel-anzahl PCIe RAM TDP L1 L2 L3 Basis Boost pro Kern gesamt Gen Lanes Takt Kanäle Kapazität EPYC 9015 Turin 4 nm 2+1 8 (16) 2 × 4 3,6 4,1 32 KBBefehle+48 KBDaten 1 MB 64 MB SP5 1P/2P 5.0 1P: 1282P: 160 DDR5–6400 12 9 TB 125 W 9115 16 (32) 2 × 8 2,6 9135 3,65 4,3 200 W 9255 4+1 24 (48) 4 × 6 3,25 128 MB 9335 32 (64) 4 × 8 3,0 4,4 210 W 9365 6+1 36 (72) 6 × 6 3,4 4,3 192 MB 300 W 9275F 8+1 24 (48) 8 × 3 4,1 4,8 256 MB 320 W 9355P 32 (64) 8 × 4 3,55 4,4 1P 280 W 9355 1P/2P 9375F 3,8 4,8 320 W 9455P 48 (96) 8 × 6 3,15 4,4 1P 300 W 9455 1P/2P 9475F 3,65 4,8 360 W 9535 64 (128) 8 × 8 2,4 4,3 300 W 9555P 3,2 4,4 1P 360 W 9555 1P/2P 9575F 3,3 5,0 400 W 9645 Turin Dense 3 nm 96 (192) 8 × 12 2,3 3,7 320 W 9745 128 (256) 8 × 16 2,4 400 W 9845 10+1 160 (320) 10 × 16 2,1 320 MB 390 W 9565 Turin 4 nm 12+1 72 (144) 12 × 6 3,15 4,3 384 MB 400 W 9655P 96 (192) 12 × 8 2,6 4,5 1P 9655 1P/2P 9825 Turin Dense 3 nm 144 (288) 12 × 12 2,2 3,7 390 W 9175F Turin 4 nm 16+1 16 (32) 16 × 1 4,2 5,0 512 MB 320 W 9755 128 (256) 16 × 8 2,7 4,1 500 W 9965 Turin Dense 3 nm 192 (384) 12 × 16 2,25 3,7 384 MB
Epyc 4005 (Grado) Marke | Modell Prozess ChipletsCCD+I/O Kerne(Threads) Kern-konfigu-ration Takt (GHz) Cache Sockel Sockel-anzahl PCIe RAM TDP L1 L2 L3 Basis Boost pro Kern gesamt Gen Lanes Takt Kanäle Kapazität EPYC 4245P 4 nm 1+1 6 (12) 1 × 6 3,9 5,1 32 KBBefehle+48 KBDaten 1 MB 32 MB AM5 1P 5.0 28 DDR5–5600 2 192 GB 65 W 4345P 8 (16) 1 × 8 3,8 5,3 4465P 2+1 12 (24) 2 × 6 3,4 5,4 64 MB 4545P 16 (32) 2 × 8 3,0 4565P 4,3 5,7 170 W 4585PX 64+64 MB
Epyc 8005 (Sorano) Marke | Modell Prozess ChipletsCCD+I/O Kerne(Threads) Kern-konfigu-ration Takt (GHz) Cache Sockel Sockel-anzahl PCIe RAM TDP L1 L2 L3 Basis Boost Max. Boost pro Kern gesamt Gen Lanes Takt Kanäle Kapazität EPYC 8025P 4 nm 2+1 8 (16) 2 × 4 2,90 4,25 4,50 32 KBBefehle+48 KBDaten 1 MB 64 MB SP6 1P 5.0 96 DDR5–6400 6 3 TB 95 W 8125P 4+1 16 (32) 4 × 4 2,65 3,80 128 MB 125 W 8225P 24 (48) 4 × 6 2,95 4,10 160 W 8325P 8+1 32 (64) 8 × 4 2,70 3,85 256 MB 175 W 8425P 48 (96) 8 × 6 2,45 200 W 8525P 64 (128) 8 × 8 2,00 3,75 210 W 8625P 12+1 84 (168) 12 × 7 1,60 3,45 384 MB 225 W
Zen 6 Epyc 9006 (Venice & Venice Dense) Marke | Modell Code-name Prozess ChipletsCCD+I/O Kerne(Threads) Kern-konfigu-ration Takt (GHz) Cache SockelSockel-anzahl PCIe RAM TDP L1 L2 L3 Basis Boost pro Kern gesamt Gen Lanes Takt Kanäle EPYC9016 Venice 2 nm 1+2 8 (16) 1 × 8 3,05 4,8 32 KBBefehle+48 KBDaten 1 MB 48 MB SP8 1P/2P 6.0 1P: 1282P: 160 DDR5–8000 RDIMMDDR5–12800 MRDIMM 8 130 W 9116 2+2 16 (32) 2 × 8 2,85 4,5 160 W 9256 24 (48) 2 × 12 96 MB 190 W 9276F 3,80 5,0 230 W 9176F 4+2 16 (32) 4 × 4 3,90 192 MB 200 W 9336 32 (64) 4 × 8 3,15 3,7 128 MB 195 W 9356 3,60 4,5 192 MB 250 W 9356P 1P 9376F 3,80 5,0 1P/2P 285 W 9476F 48 (96) 4 × 12 3,65 330 W 9556 VeniceDense 64 (128) 4 × 16 2,75 4,3 384 MB SP7 16 300 W 9586F 3,75 5,0 500 W 9656 96 (192) 4 × 24 3,05 3,7 512 MB 400 W 9G76 3,40 4,8 384 MB 500 W 9686F 5,0 9736 128 (256) 4 × 32 2,70 3,7 256 MB SP8 8360 W 9736P 1P 9746 2,90 4,0 512 MB 1P/2P 400 W 9756 3,15 SP7 16 500 W 9456 Venice 8+2 48 (96) 8 × 6 3,20 3,7 256 MB SP8 8 265 W 9456P 1P 9526 64 (128) 8 × 8 2,75 1P/2P 220 W 9536 3,25 4,0 300 W 9536P 1P 9576F 3,55 5,0 384 MB 1P/2P 400 W 9646 96 (192) 8 × 12 2,80 3,7 256 MB 300 W 9646P 1P 9676F 3,10 5,0 384 MB1P/2P 400 W 9846 VeniceDense 168 (336) 8 × 21 2,85 3,7 768 MB SP7 16 500 W 9966 192 (384) 8 × 24 2,90 4,0 600 W 9996 256 (512) 8 × 32 2,55 4,1 1024 MB
Embedded Zen Epyc Embedded 3001 (Snowy Owl) Marke | Modell Prozess ChipletsCCD+I/O Kerne(Threads) Kern-konfigu-ration Takt (GHz) Cache Sockel Sockel-anzahl PCIe RAM TDP L1 L2 L3 Basis Boost pro Kern gesamt Gen Lanes Takt Kanäle Kapazität EPYCEmbedded 3101 14 nm 1+0 4 (4) 1 × 4 2,1 2,9 64 KBBefehle+32 KBDaten 512 KB 8 MB SP4r2 1P 3.0 32 DDR4–2666 2 1 TB 35 W 3151 4 (8) 2,7 16 MB 45 W 3201 8 (8) 1 × 8 1,5 3,1 DDR4–2133 30 W 3251 8 (16) 2,5 DDR4–2666 55 W 3255 3301 2+0 12 (12) 2 × 6 2,0 3,0 32 MB 64 4 65 W 3351 12 (24) 1,9 SP4 80 W 3401 16 (16) 2 × 8 1,85 SP4r2 85 W 3451 16 (32) 2,15 SP4 100 W
Epyc Embedded 7001 (Naples) Marke | Modell ProzessChipletsCCD+I/O Kerne(Threads)Kern-konfigu-ration Takt (GHz) Cache SockelSockel-anzahl PCIe RAM TDP L1 L2 L3 Basis Boost pro Kern gesamt Gen Lanes Takt Kanäle Kapazität EPYCEmbedded 7251 14 nm 4+0 8 (16) 4 × 2 2,1 2,9 64 KBBefehle+32 KBDaten 512 KB 32 MB SP3 1P/2P 3.0 128 DDR4–2666 8 2 TB 120 W 7261 2,5 64 MB 155 W 7281 16 (32) 4 × 4 2,1 2,7 32 MB 7301 2,2 2,9 64 MB 735P 2,4 1P 7351 1P/2P 7371 3,1 3,8 200 W 740P 24 (48) 4 × 6 2,0 3,0 1P 155 W 7401 1P/2P 7451 2,3 3,2 180 W 7501 32 (64) 4 × 8 2,0 3,0 155 W 755P 1P 180 W 7551 1P/2P 7601 2,2 3,2
Zen 2 Epyc Embedded 7002 (Rome) Marke | Modell Prozess ChipletsCCD+I/O Kerne(Threads) Kern-konfigu-ration Takt (GHz) Cache SockelSockel-anzahl PCIe RAM TDP L1 L2 L3 Basis Boost pro Kern gesamt Gen Lanes Takt Kanäle Kapazität EPYCEmbedded 7232P 7 nm 2+1 8 (16) 2 × 4 3,1 3,2 32 KBBefehle+32 KBDaten 512 KB 32 MB SP3 1P 4.0 1P: 1282P: 162 DDR4–3200 8 4 TB 120 W 7252 64 MB 1P/2P 7272 12 (24) 2 × 6 2,9 7282 16 (32) 2 × 8 2,8 7262 4+1 8 (16) 4 × 2 3,2 3,4 128 MB 155 W 7F32 3,7 3,9 180 W 7302P 16 (32) 4 × 4 3,0 3,3 1P 155 W 7302 1P/2P 7352 24 (48) 4 × 6 2,3 3,2 7402P 2,8 3,35 1P 180 W 7402 1P/2P 7452 32 (64) 4 × 8 2,35 155 W 7502P 2,5 1P 180 W 7502 1P/2P 7542 2,9 3,4 225 W 7F72 6+1 24 (48) 6 × 4 3,2 3,7 192 MB 240 W 7552 48 (96) 6 × 8 2,2 3,3 200 W 7F52 8+1 16 (32) 8 × 2 3,5 3,9 256 MB 240 W 7532 32 (64) 8 × 4 2,4 3,3 200 W 7642 48 (96) 8 × 6 2,3 225 W 7662 64 (128) 8 × 8 2,0 7702P 3,35 1P 200 W 7702 1P/2P 7742 2,25 3,4 225 W 7H12 2,6 3,3 280 W
Zen 3 Epyc Embedded 7003 (Milan) Marke | Modell Prozess ChipletsCCD+I/O Kerne(Threads) Kern-konfigu-ration Takt (GHz) Cache Sockel Sockel-anzahl PCIe RAM TDP L1 L2 L3 Basis Boost pro Kern gesamt Gen Lanes Takt Kanäle Kapazität EPYCEmbedded 7313 7 nm 4+1 16 (32) 4 × 4 3,0 3,7 32 KBBefehle+32 KBDaten 512 KB 128 MB SP3 1P/2P 5.0 128 DDR4–3200 8 4 TB 155 W 7313P 1P 7413 24 (48) 4 × 6 2,65 3,6 1P/2P 180 W 7443 2,85 4,0 200 W 7443P 1P 7543 8+1 32 (64) 8 × 4 2,8 3,7 256 MB 1P/2P 225 W 7543P 1P 7643 48 (96) 8 × 6 2,3 3,6 1P/2P 7713 64 (128) 8 × 8 2,0 3,675 7713P 1P