mini|Beispiel für ein nanoelektronisches Gerät: Schema des Doppelgate eines FinFET. Diese Transistorstrukturen sind eine Weiterentwicklung seit den 2010er Jahren und lösen in manchen Prozessen die Planartechnik ab. „Fin“ (von Finne) markiert den Kanal zwischen Quelle und Sinke. FinFET ermöglichen Technologieknoten im Sub-10 nm Bereich. Als Nanoelektronik werden integrierte Schaltkreise (ICs) bezeichnet, deren Strukturbreiten unter 100 nm liegen.Basierend auf der Definition von „National Nanotechnology Initiative“ (NNI, USA) und der Europäischen Kommission, vgl. Dabei werden die Halbleiterstrukturierungsverfahren, wie die Fotolithografie, an ihre Grenzen gebracht und es werden neue Verfahren, wie die EUV-Lithografie, relevant.

Der Begriff umfasst aber auch die Forschung und Entwicklung im Bereich der Halbleiter- und Festkörperphysik, die sich mit elektronischen und optischen Nano-Bauelementen beschäftigt.

In diesem Bereich müssen physikalische Effekte beachtet werden, die zuvor unbekannt oder vernachlässigbar waren. Ein Beispiel sind die quantenphysikalischen Effekte der Elektronen in Wechselwirkung mit den Atomen des Halbleitermaterials – meist Silicium – sowie andere technologische Fragen, beispielsweise zur Herstellung der Strukturen. Nanoelektronik erforscht und entwickelt daher neue Formen der Bauelemente mit neuen Funktionsprinzipien.

Zielsetzung Zielsetzung der Nanoelektronik ist es, elektronische Bauteile im Nanometerbereich zu verkleinern, um letztlich Rechenkapazitäten, Speicherkapazitäten, die Geschwindigkeit und die Effizienz von Computerchips zu steigern. Dazu sollen v. a. die elektronischen Eigenschaften von Nanohalbleiterstrukturen erforscht und verbessert werden. Daneben gilt es, den Schaltungsaufbau und die Architektur von Computerchips anwendungsbezogen zu optimieren. Außerdem sollen die Gesetze der Quantenphysik soweit wie möglich für die Mikroelektronik nutzbar gemacht werden.

Weiterhin soll die Nanoelektronik bessere Techniken und Geräte für die Elektronikfertigung liefern und durch neuartige Schaltungen und Bauelemente die logische Verknüpfung, Speicherung und Verarbeitung von Daten optimieren. Es wird erwartet, dass analog zur Entwicklung der Mikroelektronik der technische Fortschritt in nahezu allen Branchen positiv beeinflusst wird und dass im Ergebnis eine noch höhere Funktionalität von Geräten bei geringeren Kosten vorliegen wird.

Definition Der Begriff der Nanoelektronik unterliegt keiner strengen Definition oder Norm, da der Übergang zwischen Mikroelektronik und Nanoelektronik fließend verläuft oder es wird nicht unterschieden, d. h., vieles unter dem Begriff Mikroelektronik behandelt.

Die Einschränkung Nanoelektronik nutzt „quantenmechanische Funktionsprinzipien oder Ähnliches“ wird ebenfalls als nicht sinnvoll erachtet, auch da dies „Bauelemente einschließen würde, die seit Jahrzehnten in Verwendung sind (beispielsweise Laserdioden, SQUIDs etc.) und üblicherweise nicht zur Nanoelektronik gezählt werden.“

Hintergrund

Die Nanoelektronik ist eng verwandt mit der Mikroelektronik, die sich mit der Miniaturisierung von elektronischen Bauelementen und dessen Integration zu komplexeren Baugruppen beschäftigt. Dies stellte eine deutliche Verkleinerung gegenüber der zuvor genutzten Röhrenelektronik, weswegen man die „neue“ Elektronik als Halbleiter- und später dann Mikroelektronik (von. , dt. ‚klein‘) bezeichnete. Zugleich lagen in der Anfangsphase die Maße dieser Bauelemente sowie deren kleinster Bestandteile (z. B. Gate-Länge oder Gate-Oxide-Dicke eines Transistors) im Mikrometer-Bereich uznd wurde ab der Jahrtausendwende (21. Jahrhundert) immer kleiner, vgl. die Skalierung entlang des Mooreschen Gesetz. Die grundlegende Funktionsweise und Aufbau der elektronischen Bauelemente (vor allem der Transistoren) blieben dabei weitgehend unverändert. Gestiegene Anforderungen an die Fertigung wurden weitgehend mit denselben bzw. modifizierten Herstellungsprinzipien erfüllt.

In dieser Hinsicht wird die Nanoelektronik einfach als Mikroelektronik im Nanometerbereich interpretiert, das heißt mit Strukturgrößen kleiner als 100 nm. Diese einfache, sehr grobe Definition enthält keinen direkten Bezug auf neue notwendige Lösungsstrategien, die aufgrund des steigenden Einflusses quantenmechanischer Phänomene nicht mehr bei der Funktionsweise und Aufbau der elektronischen Bauelemente als auch bei der Fertigung vernachlässigbar sind. Mit diesen neuen Ansätzen ist die Nanoelektronik somit auch verbunden mit der Nutzung auch neuer Materialien (z. B. High-k-Dielektrika), Fertigungsprinzipien (z. B. Immersionslithografie, EUV-Lithografie) und Bauelementkonzepte (z. B. FinFET und dessen Weiterentwicklungen sowie Kohlenstoff-Nanoröhren-Feldeffekttransistor) für die Fortführung der Skalierung „konventionellen“ Konzepte im Rahmen des Mooreschen Gesetzes als auch neuer Konzepte der Nanoelektronik, die unter anderem mit den Begriffen „More Moore“, „More than Moore“ oder „Beyond CMOS/Moore“ bezeichnet werden.

Dabei spielt auch die Roadmap der Halbleiterindustrie eine entscheidende Rolle: Die International Technology Roadmap for Semiconductors (ITRS) wurde 2017 von der International Roadmap for Devices and Systems (IRDS) abgelöst. Letztere stellt einen Paradigmenwechsel von der „konventionellen“ Skalierung integrierter Schaltungen (ICs) hin zu nanoelektronischen Systemen heraus.

Mikro- zu Nanoelektronik Basismaterial für die Mikroelektronik und auch Nanotechnologie bildet seit mehreren Jahrzehnten der Halbleiter Silicium (Si). Verantwortlich dafür ist unter anderem die relativ gute Verfügbarkeit, sowie die Beherrschung der Gewinnung, Reinigung und Kristallzucht des Rohstoffs und vor allem die Kombination mit seinem Oxid (Siliziumdioxid), das als Isolatormaterial eingesetzt wird und sehr gute Haftungseigenschaften auf Silicium besitzt. Die bisherige Entwicklung der Herstellungsprozesse für Siliziumeinkristalle ermöglicht mittlerweile die großvolumige Herstellung qualitativ hochwertiger Kristalle für Substrate (Wafer) mit Durchmessern von 300 mm für die Massenproduktion (hohe Ausbeute) von integrierten Schaltungen (ICs). In der Forschung und Entwicklung kommen jedoch kleinere Wafer zum Einsatz.

Da sich aber mit sinkenden Strukturbreiten Leckströme und Quanteneffekte immer stärker bemerkbar machen, wurde es notwendig, neue Konzepte, wie den Y-Transistor oder den FinFET-Transistor zu entwickeln, und neue Materialien in den Herstellungsprozess zu integrieren. Nur so wurde es möglich, weiterhin die Leistung elektronischer Komponenten zu steigern und gleichzeitig die Kosten zu reduzieren. Das Ende dieser Entwicklung wurde in den letzten Jahrzehnten bereits mehrmals prognostiziert, die bestehenden Probleme, insbesondere die für unüberwindbar gehaltenen physikalischen Grenzen im Herstellungsprozess, konnten aber immer wieder überwunden werden. Trotzdem werden die „konventionellen“ Konzepte irgendwann ausgeschöpft sein, und es wird notwendig sein, völlig neue Konzepte zu entwickeln.

Ein Beispiel für eine neue interdisziplinäre Technologie mit Bezug zur Nanoelektronik ist die EUV-Lithografie. 2012 erfolgte die Strukturierung der kritischen Ebenen noch ausschließlich mit „konventioneller“ Fotolithografie, die UV-Licht mit einer Wellenlänge von 193 nm (Argonfluorid-Excimerlaser) verwendete. Mithilfe von aufwendigen und damit teuren Konzepten wie der Mehrfachstrukturierung konnte die Nutzung der ArF-Immersionslithografie bis hin zum 10- bzw. 7-nm-Technologieknoten verlängert werden. Dennoch wurde die Entwicklung der EUVL vorangetrieben und kam 2019 bei ähnlichen Strukturgrößen zum Einsatz, da sie nun ausreichend ausgereift für den produktiven Einsatz war und nun endlich auch im kommerziellen Umfeld Vorteile ggü. den „konventioneller“ Methoden hatte.

Physikalische Grenzen und Konsequenzen Der kleinste Abstand von Siliziumatomen im Einkristall beträgt 0,235 nm (= 235 pm), was nur wenig größer als der doppelte kovalente Radius von 0,222 nm ist. Daraus ergibt sich, dass bei einer Strukturbreite von 5 nm nur noch etwa 20–25 Siliziumatome (in [] der Diamantstruktur) miteinander verbunden sind. Intel plante Ende 2019 die Massenfertigung der 1,4 nm Strukturbreiten voraussichtlich im Jahre 2029 beginnen zu können. Im nächsten Skalierungsschritt, dem 1,0-nm-Technologieknoten, sind nur noch etwa 4–5 Siliziumatome miteinander verbunden. Bei diesen Verhältnissen wird klar, dass eine „Pikoelektronik“ (< 100 pm, theoretisch) nie realisiert werden kann, da auch alle anderen Atome des Periodensystems einen doppelten kovalenten Radius im Bereich 130–500 pm aufweisen. Somit können die Strukturbreiten für integrierte Schaltkreise nicht beliebig verkleinert werden. Um die Leistung der Mikrochips bei vergleichbarer thermischer Verlustleistung weiter zu steigern, müssen neue innovative Konzepte erfunden werden, welche nicht mehr von der materiellen Strukturgröße abhängen.

Historische und aktuelle Entwicklung (Kurzfassend)

Die International Technology Roadmap for Semiconductors (ITRS) schlägt die Standards für Technologieknoten vor, so z. B. auch 2017 die Knoten 2 nm, 1,5 nm und 1 nm. Die kleinsten Strukturbreiten integrierter Schaltkreise, insbesondere von Mikroprozessoren in Serienproduktion, lagen:

Speicherchips

Speicherchips haben einfachere Schaltpläne-Architekturen, so kommt es, dass diese in Größe der Technologieknoten den Prozessoren chronologisch meistens leicht voraus sind: 2002 bei 90 nm, DRAM von Toshiba (Weltweit erste Massenproduktion integrierter Schaltkreise unter 100 nm) 2010 bei 24 nm, NAND-Flash von Toshiba 2013 bei 10 nm, NAND-Flash von Samsung 2017 bei 7 nm, SRAM von TSMC

Prozessoren

2003 bei 90 nm, siehe z. B. den Sony/Toshiba EE+GS (PlayStation 2). 2008 bei 45 nm, siehe z. B. den Intel Core 2 Quad Q9300. 2013 bei 22 nm, siehe z. B. den Intel Core i7-4960X 2014 bei 14 nm, siehe z. B. den Intel Core M-5Y10 2017 bei 10 nm, siehe z. B. den Qualcomm MSM8998 Snapdragon 835 2018 bei 7 nm, siehe z. B. den Apple A12 Bionic 2020 bei 5 nm, siehe z. B. den Apple A14 Bionic oder den Qualcomm Snapdragon 875, beide ab Juni 2020 bei TSMC in der Massenproduktion 2021 rechnet Samsung mit der Massenfertigung im 3-nm-Verfahren, dagegen TSMC erst mit 2023 rechnet. 2029 plant Intel die Massenfertigung in 1,4 nm zu beginnen, was Ende 2019 auf der IEEE International Electron Devices Meeting angekündigt wurde.

Siehe auch Nanotechnologie Phonon Quantenpunkt Quantentechnologie Spintronik

Literatur

Berichte und Andere

Fachbücher

Weblinks Peter Grünberg Institut des FZ Jülich

Einzelnachweise

Kategorie:Mikroelektronik Kategorie:Nanotechnologie Kategorie:Halbleitertechnik Kategorie:Halbleiterelektronik Kategorie:Technisches Fachgebiet Kategorie:Ingenieurwissenschaftliches Fachgebiet